интегральная схема, имеющая время установления для цифровых сигналов не более 2,5 нс на логический элемент или нижнюю границу рабочего диапазона частот не менее 300 МГц.